玻璃芯基板与先进封装

玻璃芯基板（glass-core substrate）是以玻璃板作为封装基底芯层、在其表面或两侧构建绝缘层、金属布线和焊盘的电子封装基板。Intel 的芯片术语说明将基板描述为芯片裸片安装的封装基础材料。它位于芯片与主板之间，承载裸片或芯粒并把供电和信号引出到更大的封装连接。这里的“玻璃芯”指永久留在封装中的结构层；玻璃临时载板则在晶圆级加工中支撑薄片或重构晶圆，通常在后续解键合移除。SEMI 3D2 对玻璃载板的规格说明明确指向临时键合状态，不能因两者都由玻璃制成就把载板和产品基板混为一谈。玻璃芯基板也不等同于玻璃中介层：后者常作为芯粒之间的高密度互连层，可能嵌入更大的封装结构中；具体设计可把不同功能集成到相邻层，名称需以实际架构为准。

玻璃芯基板也不是单一材料配方。玻璃的组成、厚度和热膨胀系数，通孔与再布线层（RDL）的几何、金属化方式、表面介质以及封装尺寸都会影响电气和机械表现。AGC 的 TGV 产品资料列出非碱玻璃等材料、晶圆或面板规格、0.1–1.0 毫米片厚和 20–150 微米通孔直径等可选范围；这是一家供应商的能力边界，不代表所有玻璃芯设计都采用相同参数。

玻璃芯本体通常提供平坦、尺寸稳定的机械支撑和绝缘基体。芯片焊点连接至基板表面的铜布线；多层布线将信号与电源导向封装底部的焊球、焊盘或其它端子，再与电路板相连。要在玻璃厚度方向连接上下层，可在玻璃中加工贯穿玻璃通孔（through-glass via，TGV）；AGC 将其用于封装基板和玻璃中介层，随后形成导电衬层或填充金属，并与表面 RDL 对接。并非每块玻璃基板都必须采用相同的 TGV 结构，也不能把“有玻璃”自动等同于“有玻璃通孔”。

Intel 对先进封装的说明举例了裸片并排连接与堆叠两种方式：在常见的 2.5D 方案中，多个裸片并排放在共同的基板或中介层上并通过互连通信；3D 封装则在垂直方向堆叠裸片或其他结构。玻璃是基底材料选择，TGV 是垂直导通结构，EMIB 是局部嵌入硅桥的封装互连方案，UCIe 则规定封装内芯粒之间的接口与协议。它们分别回答“用什么做基底”“怎样穿过基底连接”“怎样局部连通裸片”和“裸片按什么接口通信”，并非彼此替代的同类技术。

相对于传统有机层压基板，玻璃可提供较高平坦度、较好的尺寸稳定性以及较低介电损耗等潜在优势。平坦且稳定的表面有助于细线图形化及多层叠对准，特定玻璃的热膨胀系数也可通过材料选择匹配硅或其它封装材料。Intel 在 2023 年公告将低翘曲、热机械稳定性和更紧密的层间互连作为玻璃方案的设计理由，并把数据中心、AI 与图形计算列为拟议的较大封装应用。上述是材料与方案层面的动机，不保证任何尺寸、堆叠或制程组合都能自动获得相同结果。

玻璃的脆性让加工、切割、通孔成形、金属填充、层压和组装都必须控制缺陷与应力。铜、玻璃、树脂和芯片的热膨胀不同，升降温时的界面应力可能造成裂纹、剥离、铜凸出或整体翘曲。一项公开热机械研究对 10 × 15 毫米、厚 230 微米的玻璃中介层及特定 TGV 几何进行热机械分析，并观察到通孔边缘与 RDL 附近的裂纹问题；作者提出聚合物缓冲层和工艺改进方案。该结果只适用于论文中的样件、材料堆叠和测试流程，不能概括成所有玻璃封装必然开裂或已经消除开裂。整板翘曲也不是玻璃单一属性：芯片尺寸、金属与树脂层配置、层压和热历程均会影响成品。

Intel Foundry 2024 年玻璃芯基板简介分别披露了两种技术信息：其一是 3-2-3 叠层、带 75 微米直径玻璃芯通孔的电气功能多芯片封装测试载具；其二是 1 毫米厚玻璃芯中约 20:1 深宽比的填充通孔。75 微米是前一项测试载具所述通孔直径，1 毫米是另一项描述中的玻璃芯厚度；两组参数不能拼成同一个通孔尺寸，也不能单凭测试载具推断产品已商业出货。该简介还把有机通孔 325 微米间距与玻璃 TGV 100 微米间距作对比，并按规则方阵估算每单位面积通孔数约提高 10.56 倍。这个算术只描述特定间距假设下的通孔面密度，不能外推为布线密度、I/O 数、芯片性能或整机能力也提高 10 倍。

间距是中心到中心的距离；孔径则是单个通孔的尺寸。两者共同限制通孔阵列的局部几何，但可实现的封装布线还受线宽、线距、焊盘、绝缘间隔、层数、制程对准和信号完整性约束。AGC 将其玻璃 TGV 产品列为可选范围，并给出通孔间距可随孔径及设计变化的规格；这不等同于芯粒之间的微凸点间距。比较不同厂商或测试载具时，应分别记录玻璃厚度、通孔孔径、通孔间距、线路线宽/线距、焊点间距及样品状态，不能把一个尺寸替代所有“密度”指标。

Intel 的 EMIB 技术简介将 EMIB（Embedded Multi-die Interconnect Bridge）描述为在封装基板的局部腔体中嵌入带多层布线的硅桥，使相邻裸片可在桥区进行高密度互连，而封装其余区域保留较宽松的连接间距。Intel 的技术简介将它描述为一种嵌入式桥方案，并指出它与整片大面积硅中介层的实现方式不同。玻璃芯基板可以是更大的基底平台；在概念上可与其它互连结构共同讨论，但具体 EMIB 产品的材料和实现不能因“玻璃基板”主题就推定为玻璃桥或 TGV。

UCIe Consortium 的规范说明显示，UCIe（Universal Chiplet Interconnect Express）是开放的芯粒互连接口规范，涵盖 die-to-die 物理层、协议和软件栈，使芯粒可以按标准接口协同。它规定通信接口，不规定必须使用玻璃芯、硅中介层或某种桥结构。相反，玻璃载板服务于临时工艺支撑；它与永久封装基板的用途和最终去留不同。把这些概念分层说明，才能判断一项技术声明究竟涉及材料平台、封装结构、加工工艺还是通信标准。

玻璃芯基板受到关注的场景包括大型 AI 与高性能计算封装、高速网络及高密度芯粒集成，但应用潜力不等于已经进入量产。Intel 在 2023 年公告称其完整玻璃基板方案计划在本十年的后半段面向市场；2024 年产品简介也注明技术时间表可能变化，任何高量制造计划需与客户需求对齐。2026 年 7 月 Intel 与 Lens Technology 宣布战略合作，表述为探索加速玻璃基板封装方案研发的机会。这些分别属于路线图和合作公告，不能单独证明已有客户产品出货、稳定良率或商业量产。

实际导入还要验证玻璃来料与尺寸一致性、通孔加工与填充质量、金属—玻璃界面、RDL 叠层、应力缓冲、热循环可靠性、面板搬运、切割良率、检测能力和与既有封装流程的匹配。公开材料中的“功能测试载具”“研究样件”“供应商规格”“合作”“试产”“路线图”和“量产出货”代表不同成熟度。除非来源明确给出相应产品、产线、客户、地区和时间，否则不应把目标或演示写成已规模销售。

• Intel：2023 年玻璃基板公告
• Intel Foundry：玻璃芯基板产品简介（2024）
• AGC：Through Glass Vias 产品与规格
• SEMI 3D2：玻璃载板规格说明
• 热机械可靠性研究：TGV 与 RDL 裂纹分析
• Intel Foundry：EMIB 技术简介（2025）
• UCIe Consortium：规范版本说明
• Intel：Intel 与 Lens Technology 合作公告（2026）