总线(Bus)是计算机各种功能部件之间传送信息的公共通信干线,它是由导线组成的传输线束,所有外围设备都可以通过总线与计算机相连接。总线是构成系统的插件间、插件的片间或系统间的标准信息通路。总线的性能好坏直接影响计算机系统的工作效率、可靠性、可扩展性以及可维护性等多项功能。
工作原理
编辑如果说主板(Mother Board)是一座城市,那么总线就像是城市里的公共汽车(bus),能按照固定行车路线,传输来回不停运作的比特(bit)。这些线路在同一时间内都仅能负责传输一个比特。因此,必须同时采用多条线路才能传送更多数据,而总线可同时传输的数据数就称为宽度(width),以比特为单位,总线宽度愈大,传输性能就愈佳。总线的带宽(即单位时间内可以传输的总数据数)为:总线带宽 = 频率 x 宽度(Bytes/sec)。当总线空闲(其他器件都以高阻态形式连接在总线上)且一个器件要与目的器件通信时,发起通信的器件驱动总线,发出地址和数据。其他以高阻态形式连接在总线上的器件如果收到(或能够收到)与自己相符的地址信息后,即接收总线上的数据。发送器件完成通信,将总线让出(输出变为高阻态)。
在计算机中用于连接各种功能部件并在它们之间传送数据的公用线路或通路。在计算机系统中按其所连接的对象,总线可分为:片总线,又称器件级总线,它是中央处理器芯片内部的总线。内总线,又称系统总线或板级总线,它是计算机各功能部户之间的传输通路,微型计算机总线通常称为内总线。外总线,又称通信总线,它是计算机系统之间,或者是计算机主机与外围设备之间的传输通路。
总线是一种共享型的数据传送设备。虽然总线上可联接多个设备,但任一时刻通常只能有一对设备参与数据传输。按信息传输的形式,总线可分为并行总线和串行总线两种。并行总线对n位二进制信息用n条传输线同时传送,其特点是传输速度快,但系统结构较复杂,它用于计算机系统内的各部件之间的连接;串行总线对多位二进制信息共用一条传输线,多位二进制信息按时间先后顺序通过总线,它的特点是结构简单,但其传输速度较慢。总线必须有明确的规范:总线定时协议,即在总线上传送信息时必须遵守一定的定时规则,例如同步总线定时,异步总线定时,半同步总线定时等。总线的物理特性,包括信号、电源、地址的电气特性,以及连线、接插件的机械特性。总线带宽,它是总线所能达到的最高传输率,其单位是MB/S。
总线特性
编辑由于总线是连接各个部件的一组信号线。通过信号线上的信号表示信息,通过约定不同信号的先后次序即可约定操作如何实现。总线的特性如下
- (1)物理特性:物理特性又称为机械特性,指总线上部件在物理连接时表现出的一些特性,如插头与插座的几何尺寸、形状、引脚个数及排列顺序等。
- (2)功能特性:功能特性是指每一根信号线的功能,如地址总线用来表示地址码。数据总线用来表示传输的数据,控制总线表示总线上操作的命令、状态等。
- (3)电气特性:电气特性是指每一根信号线上的信号方向及表示信号有效的电平范围,通常,由主设备(如CPU)发出的信号称为输出信号(OUT),送入主设备的信号称为输入信号(IN)。通常数据信号和地址信号定义高电平为逻辑1、低电平为逻辑0,控制信号则没有俗成的约定,如WE表示低电平有效、Ready表示高电平有效。不同总线高电平、低电平的电平范围也无统一的规定,通常与TTL是相符的。
- (4)时间特性:时间特性又称为逻辑特性,指在总线操作过程中每一根信号线上信号什么时候有效,通过这种信号有效的时序关系约定,确保了总线操作的正确进行。
- 为了提高计算机的可拓展性,以及部件及设备的通用性,除了片内总线外,各个部件或设备都采用标准化的形式连接到总线上,并按标准化的方式实现总线上的信息传输。而总线的这些标准化的连接形式及操作方式,统称为总线标准。如ISA、PCI、USB总线标准等,相应的,采用这些标准的总线为ISA总线、PCI总线、USB总线等。
总线分类
编辑总线按功能和规范可分为五大类型:
- 数据总线(Data Bus):在CPU与RAM之间来回传送需要处理或是需要储存的数据。
- 地址总线(Address Bus):用来指定在RAM(Random Access Memory)之中储存的数据的地址。
- 控制总线(Control Bus):将微处理器控制单元(Control Unit)的信号,传送到周边设备。
- 扩展总线(Expansion Bus):外部设备和计算机主机进行数据通信的总线,例如ISA总线,PCI总线。
- 局部总线(Local Bus):取代更高速数据传输的扩展总线。
其中的数据总线DB(Data Bus)、地址总线AB(Address Bus)和控制总线CB(Control Bus),也统称为系统总线,即通常意义上所说的总线。
有的系统中,数据总线和地址总线是复用的,即总线在某些时刻出现的信号表示数据而另一些时刻表示地址;而有的系统是分开的。51系列单片机的地址总线和数据总线是复用的,而一般PC中的总线则是分开的。
“数据总线DB”用于传送数据信息。数据总线是双向三态形式的总线,即他既可以把CPU的数据传送到存储器或I/O接口等其它部件,也可以将其它部件的数据传送到CPU。数据总线的位数是微型计算机的一个重要指标,通常与微处理的字长相一致。例如Intel 8086微处理器字长16位,其数据总线宽度也是16位。需要指出的是,数据的含义是广义的,它可以是真正的数据,也可以是指令代码或状态信息,有时甚至是一个控制信息,因此,在实际工作中,数据总线上传送的并不一定仅仅是真正意义上的数据。
常见的数据总线为ISA、EISA、VESA、PCI等。
“地址总线AB”是专门用来传送地址的,由于地址只能从CPU传向外部存储器或I/O端口,所以地址总线总是单向三态的,这与数据总线不同。地址总线的位数决定了CPU可直接寻址的内存空间大小,比如8位微机的地址总线为16位,则其最大可寻址空间为2^16=64KB,16位微型机(x位处理器指一个时钟周期内微处理器能处理的位数(1 、0)多少,即字长大小)的地址总线为20位,其可寻址空间为2^20=1MB。一般来说,若地址总线为n位,则可寻址空间为2^n字节。
“控制总线CB”用来传送控制信号和时序信号。控制信号中,有的是微处理器送往存储器和I/O接口电路的,如读/写信号,片选信号、中断响应信号等;也有是其它部件反馈给CPU的,比如:中断申请信号、复位信号、总线请求信号、设备就绪信号等。因此,控制总线的传送方向由具体控制信号而定,(信息)一般是双向的,控制总线的位数要根据系统的实际控制需要而定。实际上控制总线的具体情况主要取决于CPU。
按照传输数据的方式划分,可以分为串行总线和并行总线。串行总线中,二进制数据逐位通过一根数据线发送到目的器件;并行总线的数据线通常超过2根。常见的串行总线有SPI、I2C、USB及RS232等。
按照时钟信号是否独立,可以分为同步总线和异步总线。同步总线的时钟信号独立于数据,而异步总线的时钟信号是从数据中提取出来的。SPI、I2C是同步串行总线,RS232采用异步串行总线。
内部总线
编辑并发
- CAMAC,用于仪表检测系统
- 工业标准架构总线(ISA)
- 扩展ISA(EISA)
- Low Pin Count(LPC)
- 微通道(MCA)
- MBus
- 多总线(Multibus),用于工业生产系统
- NuBus,或称IEEE 1196
- OPTi本地总线,用于早期Intel 80486主板
- 外围部件互联总线(PCI)
- S-100总线(S-100 bus),或称IEEE 696,用于Altair或类似微处理器
- SBus或称IEEE 1496
- VESA本地总线(VLB,VL-bus)
- VERSAmodule Eurocard bus(VME总线)
- STD总线(STD bus),用于八位或十六位微处理器系统
- Unibus
- Q-Bus
- PC/104
- PC/104 Plus
- PC/104 Express
- PCI-104
- PCIe-104
串行
- 1-Wire
- HyperTransport
- I²C
- 串行PCI(PCIe)
- 串行外围接口总线(SPI总线)
- 火线i.Link(IEEE 1394)
外部总线
编辑外部总线指缆线和连接器系统,用来传输I/O路径技术指定的数据和控制信号,另外还包括一个总线终结电阻或电路,这个终结电阻用来减弱电缆上的信号反射干扰。
并发
- ATA:磁盘/磁带周边附件总线,也称 PATA、IDE、EIDE、ATAPI 等等。 (the original ATA is parallel, but see also the recentserial ATA)
- HIPPI(HIgh Performance Parallel Interface):高速平行接口。
- IEEE-488:也称 GPIB(General-Purpose Instrumentation Bus)或 HPIB(Hewlett-Packard Instrumentation Bus)。
- PC card:前身为知名的PCMCIA,常用于笔记本电脑和其它便携式设备,但自从引入USB以及嵌入式网络后,这个总线就慢慢不再使用了。
- SCSI(Small Computer System Interface):小型电脑系统接口,磁盘/磁带周边附件总线。
串行
- USB Universal Serial Bus, 大量外部设备均采用此总线
- Serial Attached SCSIand otherserial SCSIbuses
- Serial ATA
- Controller Area Network("CAN总线")
- EIA-485
- FireWire
- Thunderbolt
计算机总线
编辑计算机总线是一组能为多个部件分时共享的信息传送线,用来连接多个部件并为之提供信息交换通路。总线不仅是一组信号线,从广义上讲,总线是一组传送线路及相关的总线协议。
a.主板的总线
在计算机科学技术中,人们常常以MHz表示的速度来描述总线频率。计算机总线的种类很多,前端总线的英文名字是Front Side Bus,通常用FSB表示,是将CPU连接到北桥芯片的总线。计算机的前端总线频率是由CPU和北桥芯片共同决定的。
b.硬盘的总线
一般有SCSI、ATA、SATA等几种。SATA是串行ATA的缩写,为什么要使用串行ATA就要从PATA——并行ATA的缺点说起。我们知道ATA或者说普通IDE硬盘的数据线最初就是40根的排线,这40根线里面有数据线、时钟线、控制线、地线,其中32根数据线是并行传输的(一个时钟周期可以同时传输4个字节的数据),因此对同步性的要求很高。这就是为什么从PATA-66(就是常说的DMA66)接口开始必须使用80根的硬盘数据线,其实增加的这40根全是屏蔽用的地线,而且只在主板一边接地(千万不要接反了,反了的话屏蔽作用大大降低),有了良好的屏蔽硬盘的传输速度才能达到66MB/s、100MB/s和最高的133MB/s。但是在PATA-133之后,并行传输速度已经到了极限,而且PATA的三大缺点暴露无遗:信号线长度无法延长、信号同步性难以保持、5V信号线耗电较大。那为什么SCSI-320接口的数据线能达到320MB/s的高速、而且线缆可以很长呢?你有没有注意到SCSI的高速数据线是“花线”?这可不是为了好看,那“花”的部分实际上就是一组组的差分信号线两两扭合而成,这成本可不是普通电脑系统愿意承担的。
c.其他的总线
计算机中其他的总线还有:通用串行总线USB(Universal Serial Bus)、IEEE1394、PCI等等。
技术指标
编辑1、总线的带宽(总线数据传输速率)
总线的带宽指的是单位时间内总线上传送的数据量,即每秒钟传送MB的最大稳态数据传输率。与总线密切相关的两个因素是总线的位宽和总线的工作频率,它们之间的关系:
总线的带宽=总线的工作频率*总线的位宽/8
或者 总线的带宽=(总线的位宽/8 )/总线周期
2、总线的位宽
总线的位宽指的是总线能同时传送的二进制数据的位数,或数据总线的位数,即32位、64位等总线宽度的概念。总线的位宽越宽,每秒钟数据传输率越大,总线的带宽越宽。
3、总线的工作频率
总线的工作时钟频率以MHZ为单位,工作频率越高,总线工作速度越快,总线带宽越宽。
合理搭配
编辑主板北桥芯片负责联系内存、显卡等数据吞吐量最大的部件,并和南桥芯片连接。CPU就是通过前端总线(FSB)连接到北桥芯片,进而通过北桥芯片和内存、显卡交换数据。前端总线是CPU和外界交换数据的最主要通道,因此前端总线的数据传输能力对计算机整体性能作用很大,如果没足够快的前端总线,再强的CPU也不能明显提高计算机整体速度。数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率,即数据带宽=(总线频率×数据位宽)÷8。PC机上所能达到的前端总线频率有266MHz、333MHz、400MHz、533MHz、800MHz几种,前端总线频率越大,代表着CPU与北桥芯片之间的数据传输能力越大,更能充分发挥出CPU的功能。CPU技术发展很快,运算速度提高很快,而足够大的前端总线可以保障有足够的数据供给给CPU,较低的前端总线将无法供给足够的数据给CPU,这样就限制了CPU性能得发挥,成为系统瓶颈。
总线操作
编辑总线一个操作过程是完成两个模块之间传送信息,启动操作过程的是主模块,另外一个是从模块。某一时刻总线上只能有一个主模块占用总线。
总线的操作步骤:
主模块申请总线控制权,总线控制器进行裁决。
总线的操作步骤:
主模块得到总线控制权后寻址从模块,从模块确认后进行数据传送。
数据传送的错误检查。
总线定时协议:定时协议可保证数据传输的双方操作同步,传输正确。定时协议有三种类型:
同步总线定时:总线上的所有模块共用同一时钟脉冲进行操作过程的控制。各模块的所有动作的产生均在时钟周期的开始,多数动作在一个时钟周期中完成。
异步总线定时:操作的发生由源或目的模块的特定信号来确定。总线上一个事件发生取决前一事件的发生,双方相互提供联络信号。
总线定时协议
半同步总线定时:总线上各操作的时间间隔可以不同,但必须是时钟周期的整数倍,信号的出现,采样与结束仍以公共时钟为基准。ISA总线采用此定时方法。
数据传输类型:分单周期方式和突发(burst)方式。
单周期方式:一个总线周期只传送一个数据。
突发方式:取得主线控制权后进行多个数据的传输。寻址时给出目的地首地址,访问第一个数据,数据2、3到数据n的地址在首地址基础上按一定规则自动寻址(如自动加1)。
总线标准
编辑为什么要制定总线标准?
便于机器的扩充和新设备的添加,有了总线标准,不同厂商可以按照同样的标准和规范生产各种不同功能的芯片、模块和整机,用户可以根据功能需求去选择不同厂家生产的、基于同种总线标准的模块和设备,甚至可以按照标准,自行设计功能特殊的专用模块和设备,以组成自己所需的应用系统。这样可使芯片级、模块级、设备级等各级别的产品都具有兼容性和互换性,以使整个计算机系统的可维护性和可扩充性得到充分保证。
总线标准的技术规范?
机械结构规范:模块尺寸、总线插头、总线接插件以及安装尺寸均有统一规定。
功能规范:总线每条信号线(引脚的名称)、功能以及工作过程要有统一规定。
电气规范:总线每条信号线的有效电平、动态转换时间、负载能力等。
哪种总线是标准的?
主板上的处理器-主存总线经常是特定的专用总线,而用于连接各种I/O模块的I/O总线和底板式总线则通常可在不同计算机中互用。实际上,底板式总线和I/O总线通常是标准总线,可被许多由不同公司制造的不同计算机使用。
总线标准-ISA
ISA(IndustrialStandardArchitecture)总线是IBM公司1984年为推出PC/AT机而建立的系统总线标准。所以也叫AT总线。
主要特点:
(1)支持64KI/O地址空间、16M主存地址空间的寻址,支持15级硬中断、7级DMA通道。
(2)是一种简单的多主控总线。除了CPU外,DMA控制器、DRAM刷新控制器和带处理器的智能接口控制卡都可成为总线主控设备。
(3)支持8种总线事务类型:存储器读、存储器写、I/O读、I/O写、中断响应、DMA响应、存储器刷新、总线仲裁。
它的时钟频率为8MHz,共有98根信号线。数据线和地址线分离,数据线宽度为16位,可以进行8位或16位数据的传送,所以最大数据传输率为16MB/s。
总线标准-EISA
EISA(ExtendedIndustrialStanderdArchitecture)总线 是一种在ISA总线基础上扩充的开放总线标准。支持多总线主控和突发传输方式。
时钟频率为8.33MHz。共有198根信号线,在原ISA总线的98根线的基础上扩充了100根线,与原ISA总线完全兼容。具有分立的数据线和地址线。数据线宽度为32位,具有8位、16位、32位数据传输能力,所以最大数据传输率为33MB/s。地址线的宽度为32位,所以寻址能力达232。即:CPU或DMA控制器等这些主控设备能够对4G范围的主存地址空间进行访问。
总线标准-PCI
PCI(PeripheralComponentInterconnect)总线
是一种高性能的32位局部总线。它由Intel公司于1991年底提出,后来又联合IBM、DEC等100多家PC业界主要厂家,于1992年成立PCI集团,称为PCISIG,进行统筹和推广PCI标准的工作。
用于高速外设的I/O接口和主机相连。采用自身33MHz的总线频率,数据线宽度为32位,可扩充到64位,所以数据传输率可达132MB/s~264MB/s。
速度快、支持无限突发传输方式、支持并发工作(PCI桥提供数据缓冲,并使总线独立于CPU) ,可在主板上和其他系统总线(如:ISA、EISA或MCA)相连接,系统中的高速设备挂接在PCI总线上,而低速设备仍然通过ISA、EISA等这些低速I/O总线支持。支持基于微处理器的配置,可用在单处理器系统中,也可用于多处理器系统。
优点与缺点
编辑采用总线结构的主要优点
1、面向存储器的双总线结构信息传送效率较高,这是它的主要优点。但CPU与I/O接口都要访问存储器时,仍会产生冲突。
2、CPU与高速的局部存储器和局部I/O接口通过高传输速率的局部总线连接,速度较慢的全局存储器和全局I/O接口与较慢的全局总线连接,从而兼顾了高速设备和慢速设备,使它们之间不互相牵扯。
3、简化了硬件的设计。便于采用模块化结构设计方法,面向总线的微型计算机设计只要按照这些规定制作cpu插件、存储器插件以及I/O插件等,将它们连入总线就可工作,而不必考虑总线的详细操作。
4、简化了系统结构。整个系统结构清晰。连线少,底板连线可以印制化。
5、系统扩充性好。一是规模扩充,规模扩充仅仅需要多插一些同类型的插件。二是功能扩充,功能扩充仅仅需要按照总线标准设计新插件,插件插入机器的位置往往没有严格的限制。
6、系统更新性能好。因为cpu、存储器、I/O接口等都是按总线规约挂到总线上的,因而只要总线设计恰当,可以随时随着处理器的芯片以及其他有关芯片的进展设计新的插件,新的插件插到底板上对系统进行更新,其他插件和底板连线一般不需要改。
7、便于故障诊断和维修。用主板测试卡可以很方便找到出现故障的部位,以及总线类型。
采用总线结构的缺点
由于在CPU与主存储器之间、CPU与I/O设备之间分别设置了总线,从而提高了微机系统信息传送的速率和效率。但是由于外部设备与主存储器之间没有直接的通路,它们之间的信息交换必须通过CPU才能进行中转,从而降低了CPU的工作效率(或增加了CPU的占用率。一般来说,外设工作时要求CPU干预越少越好。CPU干预越少,这个设备的CPU占用率就越低,说明设备的智能化程度越高),这是面向CPU的双总线结构的主要缺点。同时还包括:
1、利用总线传送具有分时性。当有多个主设备同时申请总线的使用是必须进行总线的仲裁。
2、总线的带宽有限,如果连接到总线上的某个硬件设备没有资源调控机制容易造成信息的延时(这在某些即时性强的地方是致命的)。
3、连到总线上的设备必须有信息的筛选机制,要判断该信息是否是传给自己的。
有关信息
编辑任何一个微处理器都要与一定数量的部件和外围设备连接,但如果将各部件和每一种外围设备都分别用一组线路与CPU直接连接,那么连线将会错综复杂,甚至难以实现。为了简化硬件电路设计、简化系统结构,常用一组线路,配置以适当的接口电路,与各部件和外围设备连接,这组共用的连接线路被称为总线。采用总线结构便于部件和设备的扩充,尤其制定了统一的总线标准则容易使不同设备间实现互连。
微机中总线一般有内部总线、系统总线和外部总线。内部总线是微机内部各外围芯片与处理器之间的总线,用于芯片一级的互连;而系统总线是微机中各插件板与系统板之间的总线,用于插件板一级的互连;外部总线则是微机和外部设备之间的总线,微机作为一种设备,通过该总线和其他设备进行信息与数据交换,它用于设备一级的互连。另外,从广义上说,计算机通信方式可以分为并行通信和串行通信,相应的通信总线被称为并行总线和串行总线。并行通信速度快、实时性好,但由于占用的口线多,不适于小型化产品;而串行通信速率虽低,但在数据通信吞吐量不是很大的微处理电路中则显得更加简易、方便、灵活。串行通信一般可分为异步模式和同步模式。---随着微电子技术和计算机技术的发展,总线技术也在不断地发展和完善,而使计算机总线技术种类繁多,各具特色。
总线的发展史
编辑ISA总线
(Industry Standard Architecture)
最早的PC总线是IBM公司1981年在PC/XT电脑采用的系统总线,它基于8bit的8088 处理器,被称为PC总线或者PC/XT总线。
1984年,IBM 推出基于16-bit Intel 80286处理器的PC/AT 电脑,系统总线也相应地扩展为16bit,并被称呼为PC/AT 总线。而为了开发与IBM PC 兼容的外围设备,行业内便逐渐确立了以IBM PC 总线规范为基础的ISA(工业标准架构:Industry Standard Architecture )总线。
PCI总线
(Peripheral Component Interconnect)
由于ISA/EISA总线速度缓慢,一度出现CPU 的速度甚至还高过总线的速度,造成硬盘、显示卡还有其它的外围设备只能通过慢速并且狭窄的瓶颈来发送和接受数据,使得整机的性能受到严重的影响。为了解决这个问题,1992年Intel 在发布486处理器的时候,也同时提出了32-bit 的PCI(周边组件互连)总线。
3、AGP 总线
(Accelerated Graphics Port)
PCI 总线是独立于CPU 的系统总线,可将显示卡、声卡、网卡、硬盘控制器等高速的外围设备直接挂在CPU 总线上,打破了瓶颈,使得CPU 的性能得到充分的发挥。可惜的是,由于PCI 总线只有133MB/s 的带宽,对付声卡、网卡、视频卡等绝大多数输入/输出设备也许显得绰绰有余,但对于胃口越来越大的3D 显卡却力不从心,并成为了制约显示子系统和整机性能的瓶颈。因此,PCI 总线的补充——AGP 总线就应运而生了。
4、PCI-Express
在经历了长达10年的修修补补,PCI 总线已经无法满足电脑性能提升的要求,必须由带宽更大、适应性更广、发展潜力更深的新一代总线取而代之,这就是PCI-Express 总线。
相对于PCI总线来讲,PCI-Express总线能够提供极高的带宽,来满足系统的需求。PCI Express总线2.0标准的带宽如下表所示:
经历着这么三代半(AGP总线只是一种增强型的PCI总线)的发展,PC的外部总线终于发展到PCI-E 2.0,提供了比以往总线大得多的带宽。至于今后总线发展的方向,相信会随着人们对带宽需要的不断增加,而很快来出现。
专业术语
编辑1. | intermediate distribution bus 中间分布总线 |
2. | VESA local bus (VL-bus) VESA 局域总线 |
3. | analysis, bus bounce 总线跳动分析 |
4. | analog summing bus 模拟加法总线 |
5. | architecture, micro-channel bus (MCA) 微通道总线(体系)结构 |
6. | arbitration bus 判优总线 |
7. | arbiter, bus 总线判优器 |
8. | backplane bus 基架总线 |
9. | back-off, bus 总线退出 |
10. | base bus 基底总线 |
11. | bus-timing emulation 总线时序仿真 |
12. | bus-intensive 总线密集 |
13. | bus-control unit 总线控制单元 |
14. | bus, utility 公用程序总线 |
15. | bus, summing 加法总线 |
16. | bus, realtime system integration (RTSIBus) 即时系统综合总线 |
17. | bus, peripheral interface 外设接口总线 |
18. | bus, multisystem extension interface (MXIbus) 多系统延伸接口总线 |
19. | bus, multidrop parallel 分支平行总线 |
20. | bus, micro-channel 微通道总线 |
参考资料
编辑展开[1]韩辉,李孝成,王翾,张荣荣,徐贵洲. SylixOS设备驱动程序开发. 北京: 北京航空航天大学, 2022-01: 202. [2024-02-29].
[2]包宋建. 微机原理与接口技术. 北京: 机械工业出版社, 2020-03: 234. [2024-02-29].
[3]郜晓晶,罗小玲. 计算机导论:基于计算思维. 中国铁道出版社有限公司, 2021-06: 72. [2024-02-29].
该页面最新编辑时间为 2024年4月1日
百科词条作者:小小编,如若转载,请注明出处:https://glopedia.cn/60621/